IBM’in 0,7 Nanometre Çip Tasarım Kitleri 2027’de Sunulacak
IBM, 0,7 nanometre Nanostack teknolojisi için tasarım kitlerini 2027’nin ilk çeyreğinde erişime açacak. Yeni mimari, transistör yoğunluğunda önemli bir artış vaat ediyor.
Diriliş Postası'nın haberine göre IBM, 0,7 nanometre çözünürlüğünde transistör yerleştirmeyi mümkün kılan Nanostack mimarisini geçtiğimiz yıl tanıtmıştı. Şirket, bu teknolojiyi sektörde kullanılabilir kılmak için bir sonraki adımı atıyor ve tasarımcılar ile EDA sağlayıcılarının nanometre altı mimariye uyum sağlamasına yönelik süreç geliştirme kitlerini (PDK) 2027 yılının ilk çeyreğinde erişime açacak.
Sektörde şu anda en gelişmiş basamak olan 2 nanometre düğümüne geçiş hız kazanırken, IBM’in 0,7 nm mimarisi transistör yoğunluğu açısından yeni bir referans noktası oluşturuyor. Şirketin paylaştığı test verileri, Nanostack’in yaklaşık 100 milyar transisti 150 milimetrekarelik bir çip alanına yerleştirebildiğini gösteriyor.
Nanostack, geleneksel 2 boyutlu küçültme yaklaşımından köklü biçimde ayrışıyor; transistörler yatay düzlemde küçültülmek yerine z ekseninde dikey olarak konumlandırılıp şaşırtmalı biçimde diziliyor. Böylece NMOS ve PMOS transistörleri ayrı katmanlarda bağımsız olarak optimize edilebiliyor, iki tür transistörün fiziksel ayrıştırılması araştırmacılara yeni malzeme kombinasyonlarını deneme imkânı da sunuyor.
IBM’in kendi 2 nm düğümüyle karşılaştırıldığında Nanostack’in aynı güç seviyesinde yüzde 50’ye varan daha yüksek performans vaat ettiği ya da aynı çalışma frekansında yüzde 70’e varan enerji tasarrufu sağlayabileceği iddia ediliyor. Erken PDK paketleri, 2027 başında Cadence, Synopsys ve Siemens yazılımlarıyla uyumlu olacak; tasarım kural kılavuzlarını, hata denetim dosyalarını ve yerleşim şablonlarını içerecek.
Yapay zeka çiplerinde SRAM darboğazını aşmayı hedefleyen Nanostack, SRAM hücre alanında yüzde 40 oranında küçülme sağlama potansiyeli sunuyor. Kapı uzunluğu 3 nm’nin altına indiğinde yaşanan akım sızıntısı, güç kaybı ve sinyal yayılım sorunları nedeniyle yapay zeka hızlandırıcılarının önbellek payı büyüyebiliyordu. Modern yapay zeka çiplerinde L1 ve önbellek blokları toplam zar alanının yüzde 12 ila yüzde 15’ini oluşturabiliyor. IBM’in 0,7 nm yaklaşımı bu tabloya yeni bir boyut kazandırıyor ve SRAM hücre alanında kayda değer bir küçülme elde edilmesini mümkün kılabilir; bu da aynı fiziksel boyutta daha yüksek bellek kapasitesi ile hesaplama gücünü bir araya getirebilecek potansiyeli beraberinde getiriyor.
TürkAta Haber Ajansı